|
軟件加速FPGA和SoC設(shè)計(jì)
FPGA的復(fù)雜性和SoC技術(shù)被使用在日益發(fā)展進(jìn)一步的功能需要和所使用的技術(shù)變得更加復(fù)雜。
對(duì)于設(shè)計(jì)師和開發(fā)團(tuán)隊(duì),這意味著開發(fā)時(shí)間增加,因?yàn)樗枰L(zhǎng)的時(shí)間來(lái)設(shè)計(jì)fpga和更多的迭代通常是必需的。
協(xié)助減少投放市場(chǎng)的時(shí)間和開發(fā)成本,阿爾特拉了重大升級(jí)其第四的II軟件中使用fpga的發(fā)展和soc推出其新的光譜問引擎驅(qū)動(dòng)平臺(tái)。
Altera光譜問引擎保留上一代軟件的易用性,但引入了一些強(qiáng)大的新功能,可以大大減少開發(fā)時(shí)間和成本,同時(shí)提高了精度。
新譜問引擎提供:
大范圍的設(shè)計(jì)工具
廣泛的實(shí)現(xiàn)方法
大量的計(jì)算環(huán)境
新引擎旨在使工程師們從各種各樣的學(xué)科很容易導(dǎo)致設(shè)計(jì):硬件工程師,軟件工程師,嵌入式設(shè)計(jì),DSP開發(fā)人員都可以使用新的開發(fā)軟件使用環(huán)境熟悉它們。
另外新開發(fā)引擎提供了一個(gè)簡(jiǎn)單的方法,把新的IP是否從內(nèi)部從外部引進(jìn)的來(lái)源。有一個(gè)簡(jiǎn)單的拖放功能,允許這非常容易。此功能還允許容易重用IP。這樣的IP可以用于進(jìn)一步的一代又一代的產(chǎn)品,或其他產(chǎn)品中使用允許的最大使用,從而獲得最受益于任何發(fā)展。
光譜問引擎包含了一些新工具,包括:
藍(lán)圖平臺(tái)設(shè)計(jì):它允許客戶生成法律插腳引線在設(shè)計(jì)開始。這個(gè)新工具允許設(shè)計(jì)師執(zhí)行建筑探索與更高的效率和分配接口,它允許設(shè)計(jì)師探索和創(chuàng)建法律與實(shí)時(shí)fitter-checking IO配售。該工具還包括一個(gè)時(shí)鐘和核心規(guī)劃功能,大大減少了設(shè)計(jì)所需的迭代的數(shù)量時(shí)間關(guān)閉。與許多公司報(bào)道,引腳分配需要兩三個(gè)月所需的迭代次數(shù),平臺(tái)設(shè)計(jì)器能夠提供一些相當(dāng)大的節(jié)省了時(shí)間,減少引腳分配時(shí)間到一兩個(gè)星期左右。
分層設(shè)計(jì)流程:這使客戶方便地引入新塊獨(dú)立IP,以及獨(dú)立自主的各個(gè)模塊重新編譯。這樣就提供了更快的編譯時(shí)間。
更快的編譯時(shí)間:密度增長(zhǎng)的100萬(wàn)年至500萬(wàn)年,蓋茨的fpga,編譯時(shí)間進(jìn)一步延長(zhǎng)了。這可能有助于延長(zhǎng)開發(fā)時(shí)間作為工程師需要等待編譯完成,才能進(jìn)步。通過使用技術(shù)分布式編譯多個(gè)計(jì)算節(jié)點(diǎn)以及其他一些改進(jìn),編譯時(shí)間已經(jīng)大大減少和改善性能的8倍左右。
通用的設(shè)計(jì)輸入:這個(gè)新功能提供了一個(gè)更快的設(shè)計(jì)輸入和探索。也提出了設(shè)計(jì)水平的抽象,它允許設(shè)計(jì)者使用他們喜歡的設(shè)計(jì)環(huán)境。光譜問提供最新的HDL語(yǔ)言,以及支持Altera的新的hl c++編譯器(高級(jí)合成)來(lái)創(chuàng)建IP核從C或c++大大提高生產(chǎn)力,通過快速仿真和IP的一代。
Altera第四的II軟件v15.0合并新的光譜問引擎已經(jīng)落后很多選中的客戶,以確保它滿足了需求。現(xiàn)在,早期訪問用于新客戶。
耳機(jī)插座http://www.www.gujindz.cn |
當(dāng)前位置: