|
節(jié)奏新28 nm制程數(shù)據(jù)轉換器的IP
集成電路設計的創(chuàng)新者,抑揚頓挫,已經(jīng)引入了一個新的套件的超快,低功耗模擬知識產(chǎn)權、知識產(chǎn)權的產(chǎn)品設計,使下一代高速有線和無線通信的應用程序。
這些新產(chǎn)品獨特的需要設計師處理新興高速協(xié)議如WiGig或IEEE 802.11廣告,它運行在一個60 GHz頻段與潛在的數(shù)據(jù)吞吐量高達7 gbps,以及LTE和LTE先進。
韻律數(shù)據(jù)轉換器的家庭很容易集成和高度測試,包括:
7位3雙ADC和DAC gsp
11位1.5 gsp雙重ADC
12位2 gsp雙重DAC
數(shù)據(jù)轉換器IP核可以很容易地結合起來,形成一個完整的模擬前端(AFE)IP解決方案。韻律家庭IP地址關鍵應用在有線/無線通信、基礎設施、成像和軟件定義無線電。
“可以輕松集成的節(jié)奏在先進工藝數(shù)據(jù)轉換器IP節(jié)點不需要去“芯片外”,允許設計師充分利用該系統(tǒng)的好處同時集成數(shù)字和模擬的內(nèi)容到一個復雜的SoC,”馬丁隆德,高級副總裁的韻律IP組。“這意味著更長的續(xù)航時間,較小的熱剖面,并降低整體系統(tǒng)成本。”
“韻律模擬高速家族的IP將授權,提高潛在增長WiGig(802.11廣告)應用于移動設備,打開門的演變新興市場和“物聯(lián)網(wǎng)”的生態(tài)系統(tǒng),”理查德·Wawrzyniak,資深市場分析師,Semico研究公司“吞吐量和速度在很大程度上取決于WiGig數(shù)據(jù)采樣率的adc和DACs用于接口。增加這些抽樣率,韻律模擬IP并破碎設備依賴非cmos或年長的流程節(jié)點,允許更高的性能。”
ADC IP核發(fā)展與一個平行的逐次逼近陣列(SAR)架構,生產(chǎn)速度極快的和可伸縮的采樣率。高有效的比特數(shù)(第三)值是通過獨特的實現(xiàn)和內(nèi)置背景自動校準,產(chǎn)生更精確的轉換和一致的性能。韻律IP包括功能,如微分數(shù)據(jù)輸入、引用和定時發(fā)生器、內(nèi)部抵消校正,電壓調節(jié)器為改善供應噪聲免疫力。
IP核的DAC使用電流開關結構,包括一個數(shù)字多路復用器和FIFO以輕松集成到一個SoC。了DACs包括數(shù)字增益控制和所有需要的參考電路。
所有的知識產(chǎn)權包括多級省電模式為額外的節(jié)省電能,一個內(nèi)置的模擬測試總線的可測試性設計,單端或差分電流型CMOS邏輯(CML)時鐘輸入為一個靈活的時鐘界面。
韻律IP提供匹配的雙通道通信系統(tǒng),這些都需要,簡化實現(xiàn)和減少風險,和一個標準CMOS工藝目標容易制造。
DC插座http://www.www.gujindz.cn |
當前位置: