DC插座硅實驗室引入了新的低抖動時鐘緩沖器
硅實驗室已經(jīng)引入了一個新系列的通用時鐘緩沖器。使用這些設(shè)備可以解決LVPECL,LVDS,CML,HCSL和LVCMOS緩沖標(biāo)準(zhǔn)用單一集成電路。DC插座
指定Si533xx的家庭,集成電路整合常見的時鐘樹功能包括時鐘,時鐘,時鐘分布多路復(fù)用部門,格式的翻譯和翻譯水平。
時鐘緩沖器利用專利低相位噪聲時鐘驅(qū)動架構(gòu),基于DSPLL技術(shù)。這種結(jié)合模擬鎖相環(huán)技術(shù)連同DSP技術(shù)來提供高性能和低抖動功能允許系統(tǒng)設(shè)計師,允許更多的相位抖動保證金的其他區(qū)域電路。
相位抖動是一個關(guān)鍵的參數(shù)在許多應(yīng)用程序中包括通信,它是關(guān)鍵在提供低誤比特率或低相位噪聲。然而Si533xx時鐘緩沖器也適合使用在其他應(yīng)用程序,包括數(shù)據(jù)中心、無線基礎(chǔ)設(shè)施、廣播視頻和嵌入式計算應(yīng)用程序。
除了低水平的相位抖動引入的緩沖區(qū)他們也能夠翻譯不同標(biāo)準(zhǔn)之間。輸入是簡單的可選擇和不同的輸出標(biāo)準(zhǔn)選擇鋼絲捆扎select行定義什么輸出是必需的。DC插座
進(jìn)一步的特點是它可能芯片到多個不同的時鐘。在輸入側(cè)時鐘轉(zhuǎn)換完成了在低狀態(tài)以防止虛假脈沖,在這種方式,就可以切換的時鐘,10倍的差異和任何輸入時鐘接受的格式。一個更深層的重要規(guī)范是隔離時鐘一樣窮隔離可能導(dǎo)致新增的抖動。使用Si533xx大于60分貝的隔離可以得到,確保他抖動性能達(dá)到最優(yōu)。
為輸出,Si533xx芯片有能力打開和關(guān)閉輸出分別允許顯著水平的時鐘控制。DC插座
進(jìn)一步的特點包括芯片上的時鐘緩沖器電壓調(diào)節(jié)和過濾,以確保峰值和其他電源相關(guān)噪聲不會影響性能的緩沖區(qū)。此外,緩沖區(qū)我們-。14微米過程和這允許性能提高到1.25 HGz取決于使用的變體。
當(dāng)前位置: